It’s a trap! Czy w Twoim projekcie PCB też są pułapki kwasowe?

Udostępnij

Pułapki kwasowe na PCB to niepozorne błędy w geometrii miedzi na płytce drukowanej. Mogą one jednak obniżyć margines technologiczny i pogorszyć niezawodność projektu. Choć w nowoczesnej produkcji problem ten jest znacznie mniej groźny niż dawniej, to w skrajnych przypadkach wciąż może doprowadzić nawet do awarii PCB. W artykule wyjaśniamy, gdzie najczęściej powstają owe pułapki oraz jak je rozpoznawać i usuwać na etapie projektowania.

Czym właściwie jest pułapka kwasowa?

Nazwa „pułapka kwasowa” pochodzi z czasów, gdy produkcja PCB była silniej związana z mokrym trawieniem miedzi za pomocą agresywnych roztworów chemicznych, potocznie określanych przez projektantów jako „kwasy”. W ostrych, wewnętrznych narożnikach pomiędzy ścieżkami roztwór trawiący mógł lokalnie zalegać dłużej niż na otwartych fragmentach wzoru, prowadząc do nadmiernego podtrawienia przewodnika. Historycznie był to więc problem czysto technologiczny: niekorzystna geometria layoutu tworzyła miejsce, w którym chemia procesu produkcyjnego działała zbyt intensywnie. Choć współczesne linie produkcyjne PCB znacznie lepiej kontrolują trawienie i płukanie, termin „acid trap” pozostał w języku inżynierskim jako skrótowe określenie newralgicznych fragmentów geometrii layoutu płytki drukowanej.

Najbardziej narażone miejsca

Najbardziej typowe miejsca występowania pułapek kwasowych to ostre zakręty ścieżek, rozgałęzienia typu T wykonane bez łagodnego przejścia oraz połączenia ścieżka–pad i ścieżka–przelotka. Problem może też pojawić się przy polygonach, szczególnie wtedy, gdy automatyczne wypełnienie miedzi tworzy wąskie szczeliny, szyjki (tzw. polygon necks) lub ostre kliny między sąsiednimi obiektami.

W praktyce projektowej warto szczególnie sprawdzać punkty wejścia ścieżek do padów SMD pod nietypowym, ostrym kątem, przelotki podłączone do szerokich polygonów przez przypadkowo powstałe kliny miedzi, obszary zagęszczonego routingu między układami w obudowach QFN, TQFP czy BGA, ręcznie korygowane fragmenty ścieżek czy też połączenia bardzo wąskich ścieżek z większymi polami miedzi.

Współczesny obraz sytuacji

Współczesne fabryki PCB dysponują znacznie lepszą kontrolą procesu niż zakłady sprzed kilku dekad. Stosowane są stabilniejsze procesy trawienia i płukania, kontrola parametrów chemicznych, automatyczna inspekcja optyczna, testy elektryczne, a w wielu fabrykach także szczegółowa analiza DFM (ang. Design For Manufacturing) przed produkcją.

Nie oznacza to jednak, że temat można uznać za wyłącznie historyczny. Przy drobnych geometriach (ze ścieżkami o szerokości kilku milsów), wysokiej gęstości upakowania komponentów, a także taniej produkcji prototypowej albo mniej przewidywalnym dostawcy margines technologiczny szybko się kurczy. W takich warunkach ostre kliny miedzi mogą pogorszyć powtarzalność procesu, a lokalne zawężenie ścieżki może mieć znaczenie dla rezystancji połączenia, niezawodności lub odporności na przeciążenia prądowe.

Pułapki kwasowe a mit o kątach 90°

Wielu projektantów intuicyjnie łączy temat pułapek kwasowych z zasadą zakazującą prowadzenia ścieżek pod kątem 90°. Trzeba jednak wyraźnie rozdzielić te dwa zagadnienia. Kąt prosty na trasie ścieżki nie jest tym samym co ostry, wewnętrzny klin, w którym mogą zalegać chemikalia. Z punktu widzenia ochrony przed pułapkami kwasowymi znacznie gorsze są kąty ostre, szczególnie tam, gdzie dwa fragmenty miedzi tworzą wąską kieszeń. Powszechnie stosowane zalecenia dotyczące unikania narożników 90° dotyczą integralności sygnałowej – one również bywają nadużywane, zwłaszcza w typowych projektach niskoczęstotliwościowych. Mimo to prowadzenie zakrętów ścieżek pod kątem 45° pozostaje rozsądnym standardem, który nie tylko poprawia czytelność i estetykę layoutu, ale także pozwala wyrobić dobre nawyki, które procentują podczas projektowania torów RF czy obwodów pracujących z szybkimi sygnałami cyfrowymi.

Jak projektować, żeby nie tworzyć pułapek kwasowych? Praktyczne przykłady

Najprostsza zasada brzmi: nie dopuszczaj do powstawania kątów ostrych w miedzi, zwłaszcza wewnątrz połączeń ścieżka–pad, ścieżka–przelotka i polygon–przelotka. W praktyce oznacza to stosowanie łagodnych przejść, unikanie niepotrzebnych klinów oraz kontrolowanie geometrii polygonów po każdej istotnej zmianie routingu. Zapamiętaj dwie podstawowe zasady:

  • przy standardowym ułożeniu elementów pod kątem 0°, 90°, 180° i 270° wejścia do padów prostokątnych powinny być realizowane tylko poziomo lub pionowo, ewentualnie pod kątem z narożnika padu,
  • połączenia ścieżek z przelotkami i padami okrągłymi mogą być (teoretycznie) realizowane pod dowolnym kątem, ale zawsze długa oś ostatniego fragmentu ścieżki musi przechodzić przez środek ścieżki/padu.

Na wszystkich rysunkach poniżej zestawiliśmy błędny layout po lewej, a prawidłowy – po prawej. Dodatkowo poniżej pokazujemy wersję animowaną, która jeszcze lepiej obrazuje wprowadzone w projekcie zmiany.

Przykład 1: Zmiana wejścia ścieżki do padu SMD – z kątowego na pionowe – przez przesunięcie punktu zgięcia ścieżki

(rys. HardwareDesigner.pl)

Przykład 2: Zmiana wejścia ścieżki do padu SMD – z kątowego na pionowe – przez przesunięcie kątowego segmentu w dół

(rys. HardwareDesigner.pl)

Przykład 3: Zmiana wejścia ścieżki do padu THT – z kątowego na pionowe – przez wprowadzenie dodatkowych punktów zgięcia

(rys. HardwareDesigner.pl)

Przykład 4: Zmiana sposobu podłączenia przelotki do małego padu SMD poprzez jej odsunięcie

(rys. HardwareDesigner.pl)

Przykład 5: Zmiana podłączenia ścieżki do dużego padu SMD poprzez przesunięcie punktu wejścia ze środka na narożnik

(rys. HardwareDesigner.pl)

Bardzo przydatnym narzędziem jest teardrops, czyli łezkowe poszerzenia miedzi w miejscach przejścia ścieżki do pada, przelotki lub połączenia z inną ścieżką. Ich podstawową zaletą jest zwiększenie marginesu technologicznego w okolicy otworu, szczególnie przy niewielkim pierścieniu przelotki (tzw. annular ring). Dodatkowo teardropy łagodzą gwałtowne zmiany geometrii miedzi, eliminując ostre kieszenie, które mogłyby tworzyć pułapki kwasowe, a także poprawiąc integralność sygnałową. W nowoczesnych narzędziach EDA można je zwykle wygenerować automatycznie, ale przed wysłaniem plików Gerber warto sprawdzić, czy nie utworzyły niepożądanych zwarć lub zbyt małych odstępów izolacyjnych.

Przykład 6: Zwiększenie marginesu technologicznego przez dodanie teardropów

(rys. HardwareDesigner.pl)

Jak ustawić reguły DRC w Altium Designer?

Podstawowym narzędziem pozwalającym na unikanie pułapek kwasowych (i innych powtarzalnych błędów w layoucie) jest system kontroli reguł projektowych – Design Rule Check (DRC). Poszczególne pakiety EDA różnią się pod względem liczby obsługiwanych reguł oraz możliwości ich dostosowywania do potrzeb projektu. W przypadku oprogramowania Altium Designer zwróć uwagę przede wszystkim na następujące reguły:

Styl narożników ścieżek: Design Rules -> Routing -> RoutingCorners

Dopuszczalne kąty ostre: Design Rules -> Manufacturing -> AcuteAngle

(rys. HardwareDesigner.pl)

Dopuszczalne punkty wejścia do padów SMD: Design Rules -> SMT -> SMDEntry

(rys. HardwareDesigner.pl)

Minimalny odstęp między zgięciem ścieżki a wejściem do padu SMD: Design Rules -> SMT ->SMDToCorner

(rys. HardwareDesigner.pl)

Podsumowanie

Pułapki kwasowe nie są dziś tak groźnym problemem jak w czasach mniej kontrolowanych i powtarzalnych procesów trawienia, ale nadal pozostają użytecznym kryterium oceny jakości layoutu PCB. Nie należy traktować ich dogmatycznie ani zakładać, że każdy kąt 90° oznacza wadliwy projekt. Znacznie ważniejsze jest unikanie kątów ostrych, wąskich kieszeni miedzi oraz przypadkowych klinów tworzonych przez ścieżki, pady, przelotki czy polygony. Dobre praktyki są zaskakująco proste: routing wejść do padów pionowo, poziomo lub pod kątem 45° od narożnika, centryczne łączenie ścieżek z padami okrągłymi i przelotkami czy poprawnie użyte teardropy W projektach profesjonalnych takie detale nie tylko poprawiają estetykę, ale przede wszystkim stanowią element projektowania z sensownym marginesem technologicznym.

Mateusz
Mateusz
Redaktor technologiczny portalu HardwareDesigner.pl. Doświadczony konstruktor urządzeń elektronicznych i programista mikrokontrolerów, w szczególności STM32 i ESP32.

Czytaj więcej

Wybrane dla Ciebie